臺(tái)積電一年一度的技術(shù)論壇訂下周四（25）日在新竹登場(chǎng)，在美商應(yīng)材公司材料技術(shù)獲致重大突破下，預(yù)估臺(tái)積電5nm制程量產(chǎn)藍(lán)圖將更加確定，預(yù)料論壇中將揭橥5nm量產(chǎn)時(shí)程，也將成為全球第一個(gè)對(duì)外宣布提供5nm代工服務(wù)的晶圓廠。

臺(tái)積電供應(yīng)鍵透露，今年臺(tái)積電技術(shù)論壇將由共同執(zhí)行長(zhǎng)暨總經(jīng)理魏哲家擔(dān)綱主持，除揭示臺(tái)積電引以為傲的7nm即將于今年底進(jìn)行投片量產(chǎn)外，也將確立5奈米制程試產(chǎn)和量產(chǎn)時(shí)程；同時(shí)也會(huì)針對(duì)市場(chǎng)矚目的3nm設(shè)廠地點(diǎn)，提出進(jìn)一步的說(shuō)明。

應(yīng)材昨（17）日宣布成功運(yùn)用鈷金屬材料取代銅，作為半導(dǎo)體先進(jìn)制程中進(jìn)行沉積制程的關(guān)鍵材料，且獲致導(dǎo)電性更佳和功耗更低、讓芯片體積更小等重大突破，讓摩爾定律得以延伸推進(jìn)到7奈米，甚至到5奈米和3奈米，預(yù)料將使臺(tái)積電等晶圓制程廠7奈米量產(chǎn)腳步加速。

美商應(yīng)材研發(fā)人員昨?qū)３虂?lái)臺(tái)宣布這項(xiàng)重要材料創(chuàng)新技術(shù)，也意謂應(yīng)材在半導(dǎo)體先進(jìn)制程設(shè)備和材料運(yùn)用，持續(xù)扮演領(lǐng)先地位，并透露包括臺(tái)積電等晶圓制造廠將先進(jìn)制程推進(jìn)至7奈米以下的商業(yè)化腳步，更向前邁進(jìn)一大步。

應(yīng)材表示，目前各大晶圓制程廠已導(dǎo)入在7奈米制程采用這項(xiàng)新的材料革新，如果成效良好，不排除可能在7奈米就可以看到導(dǎo)入鈷金屬取代銅制程技術(shù)變革。

應(yīng)材表示，當(dāng)半導(dǎo)體金屬沉積制程進(jìn)入7奈米以下的技術(shù)節(jié)點(diǎn)時(shí)，鏈接芯片中數(shù)10億個(gè)晶體管的導(dǎo)線(xiàn)電路漸漸成為技術(shù)瓶頸。 一方面要擴(kuò)增芯片上晶體管的數(shù)量，一方面追求系統(tǒng)整合芯片封裝，縮小導(dǎo)線(xiàn)進(jìn)而增加晶體管密度是必然的趨勢(shì)。

但應(yīng)材強(qiáng)調(diào)，當(dāng)導(dǎo)線(xiàn)的截面積減少，導(dǎo)電區(qū)域的體積也減少，這會(huì)造成電阻增加，阻礙最佳效能的實(shí)現(xiàn)。 這種阻容遲滯有賴(lài)以創(chuàng)新突破技術(shù)瓶頸，包括在阻障層、內(nèi)襯層微縮制程，以及運(yùn)用新的材料，以利在更狹小的空間中改善導(dǎo)電特性。

應(yīng)材強(qiáng)調(diào)，為了解決導(dǎo)線(xiàn)的電阻問(wèn)題，用新的鈷取代傳統(tǒng)的銅，并運(yùn)用多年累積的沉積制程技術(shù)，同時(shí)將物理氣相沉積、化學(xué)氣相沉積和原子層三種不同沉積制程技術(shù)，整合在同一設(shè)備平臺(tái)上，運(yùn)用單一整合程序，制造復(fù)雜的薄膜堆棧結(jié)構(gòu)。

應(yīng)材指出，以鈷取代傳統(tǒng)銅進(jìn)行沉積制程的關(guān)鍵材料，已獲致傳導(dǎo)性更快且功耗更低等優(yōu)越性能，同時(shí)大幅節(jié)省芯片體積，芯片效能更快、體積更大。